Die Pipeline Architektur (auch Pipelining genannt) beschreibt die Fähigkeit von Prozessoren, die Abarbeitungssequenz von Maschinenbefehlen zu parallelisieren, mit dem Ziel, dass alle Funktionselemente des Prozessors gut ausgelastet sind. Beim Pipelining  werden komplexe Befehle in Einzelsequenzen zerlegt. Diese können dann parallel ausgeführt werden. Diese Pipeline-Segmente werden taktsynchron von nacheinander geschalteten Verarbeitungseinheiten abgearbeitet.  Beim Hyper-Threading werden z. B. Threads in mehrere Teilaufgaben zerlegt und durch parallel arbeitende Pipeline-Stufen abgearbeitet.  Dazu sind mehrere Registersätze und ein angepasstes Steuerwerk vorhanden. Ein Thread besitzt dazu einen eigenen Registersatz mit Stackpointer und Programcounter.                                                   

Ein superskalarer Prozessor verfügt über mehrere Funktionseinheiten pro Befehl. Damit können voneinander unabhängige Befehle parallel bearbeitet werden.  Superskalarität wird durch das Pipeline-Konzept verwirklicht. Unter Pipelining versteht man die Fähigkeit von Prozessoren, Maschinenbefehle bei der Verarbeitung in mehrere Teile zu zerlegen, und im selben Takt zu verarbeiten. Da die Teilaufgaben  parallel bearbeitet werden, kann die Taktfrequenz des Prozessors gesteigert werden. Da ein Befehl jedoch mehrere Takte beim Pipelining benötigen kann, muss die Taktrate, um den Effekt nicht zu vernichten, um denselben Faktor gesteigert werden,  der die Anzahl der Teilaufgaben bestimmt, in die ein Befehl zerlegt wird. Jedoch wird der Datendurchsatz gesteigert, da immer mehrere Teilaufgaben verschiedener Befehle gleichzeitig in Bearbeitung sind,  und bei gleichen Abarbeitungszeiten pro Teilbefehl, jeweils versetzt um eine Teilaufgabenstufe,  diese Teilaufgaben bei Ausführung eines Befehls ausgeführt werden können, so dass - vergleichbar mit einer Fliessbandfertigung - in jedem Takt ein Befehl vollendet wird.  Der Prozessor nimmt eine dynamische Zuteilung von Befehlen vor. Er nutzt die Möglichkeit, die Teilaufgaben parallel zu bearbeiten. Dies geschieht noch vor der Stufe, an der z. B. der Compiler ansetzt.  Durch Superskalarität kann die Anzahl der ausgeführten Befehle pro Takt (Instructions per Cycle, IPC) erhöht werden.                                           

2005 führten AMD und Intel für Desktop PCs Dual-Core-Prozessoren ein. Diese Prozessoren verfügen über 2 Kerne. Damit soll eine beachtliche Leistungssteigerung zu erzielen sein. Dual-Core-Prozessoren können im Gegensatz zum Hyper-Threading eine echte  simultane Verarbeitung zweier Prozesse leisten. Beim Hyper-Threading mit einem Kern (Mehrfädiger-Prozessor, Multithreaded Prozessor)  wird lediglich die Auslastung des Prozessors durch intelligentes Scheduling der Threads und Pipelining optimiert.  Dazu besitzt der Prozssorkern mehrere Registersätze und Programmzähler, und die Threads verfügen über einen eigenen Registersatz mit Stackpointer  und Programcounter. Hyper-Threading ist eine Variante des hardwareseitigen Multithreading. Bei Zweikernprozessoren sind auf dem Prozessor durch die 2 Kerne wichtige  Ressourcen, im Gegensatz zum Einkernprozessor, doppelt vorhanden: ALU, Registersätze oder FPU sowie L1-Caches bzw. L2- und L3-Caches.  In Zukunft wird es Prozessoren mit mehr als 2 Kernen, Multi-Core-Prozessor, und sehr vielen Kernen (16-80 und mehr), Many-Core-Prozessor, geben.  Bei Intel gibt es neben dem normalen Desktop-Prozessor mit Codenamen Smithfield ohne Hyper-Threading auch einen Pentium 4 Extreme Edition (Pentium 4 EE) mit freigeschaltetem Hyper-Threading,  die dann als vier logische Prozessoren gegenüber dem Betriebssystem in Erscheinung treten (weiterhin gibt es den Einkernprozessor Pentium 4 EE, auch mit freigeschaltetem Hyper-Threading).  Damit das überhaupt Sinn ergibt, wird es zwei neue Chipsätze geben, die auch mehr als 4 GByte adressieren können:  den Intel-955X-Express-Chipsatz mit Codename "Glenwood" sowie den 945-Express-Chipsatz, Codename "Lakeport", mit (945G) oder ohne (945P) integrierte Grafik. Auch für den AMD-Opteron gibt es inzwischen die Dual-Core Version für die 2xx- und 8xx-Serien.                                     

Intel Core ist eine Mikroarchitektur von Intel für Mikroprozessoren, die als Nachfolger der NetBurst Architektur gilt. Intel Core wurde für Intels Dual-Core- bzw. Multi-Core-CPUs  entwickelt und zeichnet sich durch eine vergleichsweise kurze Pipeline (14-stufig) und moderate Taktfrequenzen aus. Im Gegenzug verfügt die Intel Core Architektur über eine hohe Anzahl  von Befehlen per Taktzyklus, woraus sich eine entsprechende Leistungssteigerung ergibt. Weitere Merkmale sind: niedrige Verlustleistung, Umsetzung von Vanderpool (Intels Virtualisierungstechnologie),  Hyper-Threading, Extended Memory 64 Technology, 4-fach Superskalarität, 128-Bit Busbreite für die SSE-Befehlssatzerweiterungen (Streaming SIMD (Single Instruction Multiple Data) Extensions),  dynamisches Zuweisen des L2-Cache an die jeweiligen CPU-Kerne, effizienteres Stromsparkonzept, spekulatives Laden von Daten in den Cache (Prefetching) und Verarbeiten (Memory Disambiguation).                                                 

Die NetBurst-Architektur von Intel bezeichnet eine neuartige Architektur des Pentium 4 Prozessors. Merkmale sind: Hyper Pipelined Technology (lange, 20-stufige Pipeline; ermöglicht hohe Taktraten), Rapid Execution Engine: die  Arithmetic Logical Unit (ALU) arbeitet mit doppeltem Kerntakt. Bei einem 3,2 GHz-Prozessor arbeitet die ALU also mit 6,4 GHz. Dies ist möglich, da die ALUs im Chip doppelt vorhanden sind und durch einen Multiplexer, der davorgeschaltet ist,  in einem Taktzyklus 2 Integeroperationen durchführbar sind. Execution Trace Cache:  ist Teil des L1-Caches, speichert dekodierte Mikroinstruktionen so dass die CPU beim Abarbeiten einer neuen Folge von  Prozessen nicht mit Dekodieren aufgehalten wird. Wegen der Wärmeprobleme hat Intel sich entschieden, in Zukunft auf die NetBurst-Architektur zu verzichten.                                                 

Very Long Instruction Word (VLIW) bezeichnet eine Befehlsformat, dass durch seine Breite mehrere parallele Befehle in einem Prozessor zulässt. Dadurch soll die Leistung des Prozessors verbessert werden.  Die Parallelität der Befehsausführung besteht in der Verarbeitung mehrerer Unterschritte eines sequentiellen Befehls gleichzeitig (Pipelining).