Bei der EUV-Lithografie (EUVL Extreme Ultra Violet Lithography) handelt es sich um ein zukunftsträchtiges Fotolithografieverfahren um immer kleinere Strukturen auf Halbleitermaterialien zu erzeugen. 

Nutzen der EUV-Lithografie
Der Bedarf an Hochleistungsprozessoren und -chipstrukturen für die Chip- und Computerindustrie wächst überproportional, da bei grösserer Packungsdichte der Transistoren auf einem Chip oder Die die Leistung steigt,  bei verringerten Leckströmen. Die Leckströme sinken durch Einsatz eines High-k-Gate Dielektrikums, und damit sinkt auch die Wärmeentwicklung und die Energieeffizienz steigt. Auch die Ausbeute der Wafer auf einem Die (Yield) steigt und somit  verbessert sich die Kostenstruktur für die Fertigungsindustrie. Sowohl der Bereich für Endanwender als auch der Serverbereich und der Supercomputerbereich profitieren davon. Green-IT wird besser möglich und Rechenzentren können ihre  Power-Usage-Effectiveness (PUE) erhöhen (Verhältnis des reinen Leistungsbereiches zu Nebenleistungen wie Kühlung, Wasserverbrauch und Stromverbrauch oder Elektromaterialentsorgung und Recycling).  Supercomputer werden bis 2018 in den ExaFLOPS-Bereich vordringen und würden ohne energieeffizientere Hochleistungsprozessoren Unmengen an Strom- und Kühlungskosten verursachen. 

EUVL-Technologie
EUVL nutzt bei den heutigen Anlagen Ultraviolettstrahlung bei einer Wellenlänge von 13,5 Nanometern. Ein EUVL-System besteht aus einer Projektions- und Optikanlage mit Maske, einer Anlage die für die UV-Strahlung sorgt inklusive  Kollektor und Debrisschutz, sowie einem Wafer mit Fotolack. Die Transistoren, Kondensatoren und Leiterbahnen werden mit Hilfe einer Maske auf das Substratmaterial eines Chips optisch übertragen. Dafür werden die Beleuchtungs- und Projektionssysteme in  die Lithografienalage eingebunden. Diese Lithografieanlage wird auch 'Waferscanner' genannt. Die Beleuchtungs- und Projektionsanlage setzt sich aus vielen, hintereinander geschalteten Spiegeln, und nicht aus Linsen, zusammen. Man setzt Gase  mit starken elektrischen Entladungen oder LASER ein, um Plasmen zu erzeugen, die bei EUV-Bestrahlung frei werden. Bei der Gasmethode nennt man den Plasmaerzeugungsprozess Gas Discharge Produced Plasma, GDPP,  bei der LASER-Methode Laser Produced Plasma, LPP.  Das ausgesendete Strahlenspektrum soll innerhalb von 2% der Bandbreite der Zentralwellenlänge von 13,5 nm liegen. Dazu verwendet man als Medium etwas mit einer optimierten Konversionseffizienz, wie Xenon oder Zinn.  Mit Hilfe von Puffergas oder Folienfallen oder chemischen oder thermischen Reinigungsverfahren versucht man die Optiken vor den aus dem Plasma emittierten Ionen und Elektronen zu schützen. Dieses Verfahren nennt man Debrisschutz.  Die vom dem Plasma emittierte Strahlung wird in alle Himmelsrichtungen gesendet. Damit diese für die Beleuchtungs- und Projektionsanalge nutzbar wird, verwendet man einen Kollektor. Diese auch Sammeloptik genannte Vorrichtung  wird bei dem Gasprinzip realisiert durch Wolter-Teleskope, bei dem LASER-Prinzip durch Mehrschichtspiegel. Ein Intemediate Focus oder Zwischenfocus dient als Optik-Schnittstelle zur Lithografiemaschine. Die Anzahl der  Spiegel für das optische System beträgt ca. 6 oder mehr. Dort wird die EUV-Strahlung für den eigentlichen Prozess vorbereitet: es werden Mehrschichtspiegel verwendet die aus ungefähr 50 Molybdän-Silicium Schichten bestehen. Diese Multilayer  Spiegel verfügen über extrem dünne (Dicke von wenigen Atomlagen) Zwischenschichten zum Schutz vor Abnutzung sowie einen Surface-Schutz (Oberflächenschutz, Capping Layer). Jeder einzelne Spiegel verfügt über einen  Reflektivitätswert von ca. 65 - 70%, so dass i.d.R. ca. 90% der Strahlungsenergie bei einem 6-Spiegelsystem verloren gehen. Unter Verwendung eines Fotolacks wird die EUV-Strahlung über die Maske auf dem Wafer reflektiert. Für  diesen Prozess wird der Wafer vorher mit dem Fotolack beschichtet. Der Fotolack sollte bestimmte Eigenschaften haben: EUV-Strahlungssensitivität, grosse Auflösung und geringe Kantenrauigkeit. Nach dem  Belichtungsprozess wird der Fotolack entwickelt. Dieser offenbart dann die gewünschten Chipstrukturen.

Hintergrund der EUV-Lithografie
Bei der Fotolithografie hängt die mögliche laterale Auflösung Δ X von der Lichtwellenlänge λ  und und der Numerischen Appertur NA ab. Nach der Abbéschen Formel ist Δ X= k x λ/NA. Also kann man an 3 Faktoren 'schrauben': den k-Faktor verringern, die Lichtwellenlänge verringern oder die Numerische Appertur  erhöhen. Bei Fotolacken gilt die Abbildung als scharf, wenn die Intensität zwischen 2 aufzulösenden Objekten nur um 10% abfällt, bei k= 0,3 - 0,4.

Grenzen der EUV-Lithografie
Die EUV-Lithografie hat mit einigen Grenzen zu kämpfen,  wie jede Technologie: wegen des Absorptionsverhaltens der natürlichen Luft zu den EUV-Strahlen muss das Verfahren im Hochvakuum stattfinden, was es sehr aufwendig macht. Die hohe Absorption macht auch die Verwendung  aufwendiger Mehrschichtspiegel notwendig, so dass weniger kostspielige Linsen oder andere refraktive Optiken nicht zum Einsatz kommen. Eine weiteres Problem kommt auch aus den physikalischen Eigenschaften von Teilchen, die über einen relativ  geringen Durchmesser zur Strahlungsquelle (EUV-Licht) verfügen: bei Streuung von Licht an Gasen z.B. kommt eine elastische Streuung elektromagnetischer Teilchen zu Stande, die man Rayleigh-Streuung (nach dem 3. Baron Rayleigh,  John William Strutt, 1842 - 1919) nennt. Diese Rayleigh-Streuung diente damals (und heute) auch als Erklärungsmodell für die blaue Farbe des Erdenhimmels. Um die Rayleigh-Streuung möglichst gering zu halten, muss die  Oberflächenrauheit der verwendeten Materialien sehr gering sein und die Formtreue der Masken sehr hoch. Für noch kleinere Chipstrukturen wird z.B. Immersionslithografie eingesetzt, bei der zwischen Projektionslinse  und dem Fotolack Reinstwasser oder ähnliches eingesetzt wird um die Brechzahl zu verbessern. Dadurch ist eine bessere Übertragung auf die Siliciumwafer möglich. Weitere Alternativen zur EUV-Lithografie sind die  Nano-Imprint-Lithografie oder die Laserlithografie mit Excimer-Laser.

Wirtschaftlichkeit der EUV-Lithografie
Es wird davon ausgegangen, dass das Verfahren ab einem Durchsatz von über 100 Wafer pro Stunde rentabel arbeitet, wahrscheinlich ab 2010.  Informationen zur EUV-Lithografie können z.B. Bei der ITRS (International Technology Roadmap for Semiconductors) bezogen werden.

IC = Integrated Circuit, integrierter Schaltkreis. Es handelt sich um elektronische Halbleiterbausteine. Auf diesen sind sehr viele Bauelemente zu einer funktionalen Einheit integriert. ICs bestehen aus einem Halbleitermaterial  (Silicium, Gallium-Arsenid und andere), in dem durch eine Kombination von vielen Einzelschritten die Bauelemente des IC erzeugt werden. Mit dieser Methode lassen sich Transistoren, resistive  (ohmsche Widerstände) und kapazitive (Kondensatoren) Elemente herstellen. Heutige Herstellungsmethoden und Miniaturisierungsverfahren stossen an ihre physikalischen Grenzen.  Doch das Mooresche Gesetz hat noch Bestand. Um weiterhin Fortschritte zu erzielen wird EUV-Lithographie (Extrem Ultraviolette Strahlung: Fotolithographie-Verfahren, das Licht mit Wellenlängen im Bereich von 13,5 Nanometer nutzt),  High-k-Materialien (High-k-Dielektrikum erhöht die Isolatorschicht der Transistoren um Leckströme einzudämmen) und gestrecktes Silicium eingesetzt. Durch gestrecktes Silicium kann die Elektronenbeweglichkeit etwa bis zum Doppelten verbessert werden.  Um weitere Verbesserungen zu erzielen, kann Silicium mit besseren Halbleiterelementen ergänzt werden: Gallium bzw. Gallium-Arsenid hat sich als teuer erwiesen, Indium bzw. Indiumantimonid gilt als neuer Hoffnungsträger.  Jedoch lassen sich daraus keine Wafer formen. Deshalb müssen die neuen Elemente auf ein Siliciumsubstrat aufgebracht werden.                                             

Mit Electronic Manufacturing Service (EMS) bezeichnet man die Fremdfertigung in der Elektro- und Elektronikindustrie. Grosse Konzerne aus dieser Branche teilen sich die Produktions- und Logistikaufgaben bzw. geben Teile der Produktion und  Produktionsdienstleistungen und Logistik an andere Firmen per Outsourcing ab. Sie verringern dadurch ihre Fertigungstiefe oder Fertigungsbreite und sparen Kosten.                                                       

Das Bridgman-Stockbarger-Verfahren (Horizontal-Bridgman-Verfahren nach Percy Williams Bridgman 1882 - 1961) ist eine industrielle Methode (Schmelzzüchtungstechnologie) zum Ziehen bestimmter Einkristalle, wie beispielsweise Silizium oder Gallium Arsenid.  Die Schmelzzüchtungstechnologie (vgl. auch Zonenschmelzverfahren) ist die heute vorherrschende Methode. Der Halbleiter Siliziumkarbid beispielsweise wird aus der Gasphase gezüchtet.  Industriell bedeutende Verfahren sind auch das Tigelziehverfahren wie die Czochralski-Methode (Liquid Encapsulated Czochralski bei der der Einkristall von oben aus der Schmelze gezogen wird)  und ein weiteres Zonenschmelzverfahren, die Vertical Gradient Freeze Methode.  Beim Bridgman Stockbarger Verfahren wird das polykristalline Rohmaterial in einem horizontal geteilten Ofen (Tiegel) geschmolzen. Die entstandene Schmelze kristallisiert beim Absenken aus, da sie mit einer Drehbewegung abgesenkt  wird und die Temperaturen so verteilt sind, dass sie im oberen Bereich über dem Schmelzpunkt liegen und im unteren Bereich darunter.  Der Tiegel ist dabei so aufgebaut, dass es im unteren Bereich eine Verengung gibt, so dass die sonst polykristallin erstarrte Schmelze in dieser Verengung einen einzigen Kristall bildet, der weiter wächst und einen Keim bildet.  Dieser Keim dient den anderen Kristallen als Kristallisationspunkt und sie nehmen im Erstarrungsbereich dessen Orientierung an: sie werden gerichtet auskristallisiert. Das Birdgman Stockbarger Verfahren  wird z.B. für folgende Kristalle verwendet: As, Ag, LiI, SiAs, SnAs, PrCl₃, LaCl₃, Ag₆ Ge₁₀ P₁₂, AuTe₂, CsMnBr, Cu₄Sb₄S₁₃. 

Vorteile und Nachteile des Bridgman Stockbarger Verfahrens:
Durch die Möglichkeit, die Temperaturbedingungen während des Züchtungsprozesses besser kontrollieren zu können, werden Kristalle mit einer niedrigen Fehlerquote gezüchtet.  Jedoch können die Kristalle während des Wachstumsprozesses nicht beobachtet werden, so dass eine geringere Ausbeute entstehen kann. 

Vertical Gradient Freeze Methode, VGF
Bei der VGF-Methode wird die Temperatur des Aggregats abgesenkt, während in der Schmelze ein positiver Temperaturgradient beibehalten wird. 

Defect Engineering
Beim Defect Engineering werden die Wachstumsbedingungen der Kristalle genau analysiert. Fehlerquellen werden ermittelt und die Zuchtbedingungen der Kristalle untersucht und verbessert. Durch in Beziehung stellen  der Wachstumsparameter zu den Wachstumsbedingungen werden bessere Ergebnisse (grössere Einkristalle) erzeugt.                               

Wafer sind runde Scheiben aus vordotiertem Material mit Halbleitereigenschaften wie monokristallines Silicium, Siliciumcarbid, Gallium-Arsenid oder Indium-Phosphit. Wafer werden mittels verschiedener Verfahren (Zonenschmelz-Verfahren,  Czochralski-Verfahren (Liquid-Encapsulated-Czochralski-Verfahren (LEC)), Bridgman-Stockbarger-Verfahren, Vertical Gradient Freeze, Pedestalverfahren, Blockgussverfahren)  hergestellt. Die resultierenden runden Scheiben sind monokristallin und teilweise polykristallin. Die Oberfläche darf nur Unebenheiten von wenigen Nanometern aufweisen und  muss spiegelnd poliert sein. Auf der Oberfläche dieser Wafer werden mittels anspruchsvoller Verfahren die Strukturen mehrerer gleicher Chips (integrierte Schaltkreise, ICs) erzeugt. Diese Chips werden anschliessend ausgeschnitten. Je grösser der Wafer,  desto geringer ist der geometrische Verschnitt. Deswegen ist die Grösse dieser Scheiben bedeutend für die Wirtschaftlichkeit des Prozesses. Heute arbeitet man mit 200 bis 300 mm Wafern bei Silicium (geplant sind 450 mm) und bei Gallium-Arsenid  mit 50 bis 150 mm Wafern (geplant: 200 mm). Früher waren solche Wafer wesentlich kleiner. Die Strukturbreiten der Chips befinden sich derzeit bei 45 Nanometer, 32 Nanometer oder 25 Nanometer bei NAND-Flash Bausteinen bzw. 22 Nanometer.  Nanoröhren-Transistoren werden bereits mit einer Strukturbreite von 18 Nanometer gefertigt. 

Physikalische Grenzen, Y-Transistoren, Optische Transistoren mit Photonischen Kristallen
Die Grenze des EUV-Lithografie-Verfahrens wird bei 22 Nanometer-Prozessen und darunter erreicht werden (ca. 2015).  Dann steht entweder ein grundsätzlicher Technologiewechsel in der Herstellung noch feinerer Strukturen (Strukturbreite) an, oder man erreicht eine höhere Packungsdichte von Transistoren auf diesen Chips mit anderen Materialien oder Prozessen.  Die derzeit diskutierten Möglichkeiten reichen von Y-Transistoren (Senkung der Leckströme) über optische Transistoren mit photonischen Kristallen  bis Quantencomputer oder Gencomputer.  Optische Transistoren könnten mit photonischen Kristallen mit Bandlücke gesteuert werden, die sich für Lichtwellen verhalten wie Halbleiter.  Eine Lichtwelle kann sich nicht in dem Kristall fortbewegen, wenn deren Frequenz in die Bandlücke fällt.                                 

Bei der Immersionslithografie wird zwischen Projektionslinse und dem Fotolack ein Medium aus der Natur verwendet das brechend ist. Dabei kann es sich um Wasser handeln, welches keine Fremdstoffe wie Mineralien, Magnesium  oder Spurenelemente beinhaltet. Dieses Wasser nennt man Reinstwasser.  Dadurch soll die Abbildungsgenauigkeit verbessert werden, da die Brechzahl besser ist. Eine bessere Übertragung auf die Siliciumwafer ist möglich.  Mit der Immersionslithografie sind noch kleinere Struktrubreiten im Fertigungsprozess von Halbleiter-Bauteilen möglich, so dass das Gesetz von Moore noch einige Jahre Gültigkeit hat.  Leckströme können gemindert werden, die Bauteile auf den Halbleiter-Materialien rücken enger zusammen, so dass der Bedarf an Hochleistungsprozessoren für den Server-Bereich und den Supercomputerbereich aber auch für Desktop-PCs  gedeckt werden kann, ohne die Stromkosten und die Wärmeentwicklung hochschnellen zu lassen.  Die kürzeren Wege auf den Bauteilen machen dies möglich.  Supercomputer werden bis 2018 in den Exaflops-Bereich vordringen und benötigen stromsparende Hochleistungsprozessoren um nicht Unmengen an Strom zu verbrauchen.  Immersionslithografie wird statt der EUV-Lithografie ab 32 nm angewendet. 

Alternativen zur Immersionslithografie: Nano-Imprint-Lithografie, Laserlithografie 
Eine Alternative zur Immersionslithografie ist die Nano-Imprint-Lithografie. Diese arbeitet nicht mit Belichtung sondern ist ein Prägeverfahren.  Eine weitere Möglichkeit ist die Laserlithografie mit Excimer-Laser.                                   

Die Strukturbreite ist eine Eigenschaft des Fertigungsprozesses bei Halbleitern und wird in Nanometer angegeben: die Kantenlänge der kleinsten Plotter-Einheit.  Bei der EUV-Lithografie werden vergrösserte Folien eingesetzt die von Plottern erstellt werden. Die kleinste Plotter-Einheit ist i.d.R. die Gate-Länge eines FET (Field Effect Transistor).  Die Strukturbreite (oder Strukturgrösse) ist ein Maskenmaß.  Die verringerte Strukturbreite (Die-Shrink) soll die Verlustleistung der Prozessoren verringern, bei erhöhter Taktzahl.                                                   

Der Arbeitsspeicher im PC ist ein Halbleiterspeicher. Er kommt in den Variationen DRAM, SDRAM und EDO-DRAM vor. Die hervorzuhebenden Eigenschaften sind: hohe Durchsatzgeschwindigkeit, fortschreitende Miniaturisierung und Wachstum der Kapazität. Es wird  unterschieden zwischen RAM und ROM. RAMs werden in Static RAM und Dynamic RAM unterteilt, wobei letztere regelmässig aufgeladen werden müssen (Refresh-Zyklus), damit die Daten im Speicher bleiben.