Ein Die (Plural: dice) ist in der Halbleitertechnologie ein einzelner, ungehäuster Halbleiterchip. Er wird aus einem Wafer gewonnen.  Als on-Die bezeichnet man eine Zusammenstellung mehrerer zusammengehöriger Teile auf einem Chip, z. B. eine CPU und ein  Pufferspeicher (Cache). Ein Known-Good-Die (KGD) ist ein geprüftes Halbleiterelement, welches einen Prozessor oder ein Schaltelement enthalten kann. Als Die Yield bezeichnet man das Verhältnis von verwertbaren Dice zur Gesamtzahl auf  einem Wafer. Das Die Yield ist eine bedeutende Wirtschaftlichkeitskennziffer für einen Waferproduktionsprozess. Die Anzahl der Baugruppen oder Schaltelemente auf einem Die wird immer grösser. Es ist eine Anzahl von Transistoren im  zweistelligen Millionenbereich auf einem Quadratzentimeter Fläche.

Aufbau- und Verbindungstechnik
Dice werden mit Hilfe der Aufbau- und Verbindungstechnik (AVT, Packaging) in ihre mikroelektronische  Umgebung integriert. Die Ummantelung der Dice mit ihren Anschlussstellen (Pins, Leads, Balls) wird als Chipgehäuse oder Package bezeichnet. Diese sind durch die JEDEC (Joint Electron Device Engineering Council),  Solid State Technology Association und die Electronic Industries Alliance (EIA) standardisiert.

Pin Grid Array
Für die Dice gibt es unterschiedliche Gehäusetypen (Pin Grid Array, PGA) auf denen sie untergebracht sind.  Es gibt kunststoffbasierte Träger (PPGA, Plastic Pin Grid Array), keramikbasierte Träger (CPGA, Ceramic Pin Grid Array:  eine wärmeleitende Keramikplatte: Beispiele: Pentium der ersten Generation, Sockel-A-Thunderbird (Athlon), AMD Duron) und organische Träger (OPGA, Organic Pin Grid Array: Beispiele: Athlon 64 und Turin Prozessoren).  Eine weitere Bauart ist der FCPGA (Flip-Chip Pin Grid Array). Bei diesem wird der eigentliche Prozessorkern auf der Oberseite des Trägers angebracht und verdrahtet um die Abwärme besser abführen zu können bzw. die Verlustleistung zu verringern.  Intel führte diese Technologie beim Pentium 3 auf Sockel 370 ein. Ab dem Tulatin Kern wurde ein Heatspreader (Hitzeverteiler) hinzugefügt, der vorher entfernt worden war, um eine direktere Abführung der Abwärme an den Kühlkörper zu ermöglichen. Ab Sockel  478 wurde der µFCPGA eingeführt. Im PC-Bereich sind für Prozessoren PPGA und FCPGA am weitesten verbreitet. Plastic Pin Grid Arrays zeichnen sich durch einen grossen thermischen Widerstand, eine gute elektrische Leistung und Lastverteilung aus.  PGAs sind auf einer Seite mit Pins (Kontaktstifte) versehen. Die Pins führen die Steuer-, Daten- und Versorgungsleitungen nach aussen. Diese Pins werden in die Leiterplatte eingelötet oder durch einen Sockel eingebaut. 

Zero Insertion Force Sockel
Oftmals wird auch ein ZIF-Sockel  (Zero Insertion Force-Sockel) verwendet: Die Pins müssen normalerweise von den Kontakten des Sockels festgeklemmt werden. Bei Prozessoren mit Hunderten von Pins wäre dazu eine hohe Energie notwendig (pro Pin zwischen 0,5 und 1,8 N), so dass es  zu Beschädigungen kommen könnte. Beim ZIF-Sockel (Nullkraft-Sockel) werden die Pins vor dem Einsetzen mechanisch geöffnet, so dass die Kontaktsifte mit wenig Energie in den Sockel eingelassen werden können.  Danach werden die Pins geschlossen und die Kontaktstifte fixiert, so dass die elektrische Verbindung hergestellt wird.  ZIF-Sockel sind teurer als herkömmliche Sockel und werden daher vorwiegend bei hochwertigen ICs eingesetzt. Bei Prozessoren haben ZIF-Sockel sog. Low Insertion Force Sockel fast vollständig abgelöst.                       

Der L2-Cache (Second Level Cache) ist ein Prozessor Cache. Er puffert grössere gegenwärtig zu bearbeitende Daten, teilweise auch ganze Programmteile. Er dient zur Zwischenlagerung von Hauptspeicherdaten, genau wie der First-Level-Cache.  Der L2 Cache arbeitet mit dem halben Prozessortakt, der Level 1 Cache arbeitet mit dem ganzen Prozessortakt, also wesentlich schneller als der Hauptspeicher. Dadurch stehen Daten, die im Prozessor Cache stehen  schon im nächsten Takt zur Verfügung und werden nicht durch den langsameren Hauptspeicher ausgebremst. Der L2-Cache hat ein Fassungsvolumen von 256 bis 2048 Kilobyte. Im Idealfall liegt er wie der L1 Cache on-Die auf dem Prozessorchip.  In diesem Fall arbeitet er mit der vollen Taktrate des Prozessors und ein L3 Cache kann den Datenfluss nochmals verbessern. Bei älteren Architekturen liegt er auf dem Motherboard und arbeitet mit der halben Taktrate. Da immer nur Teile  des Arbeitsspeichers im Cache zwischengelagert werden können, muss das Einlagern und Austauschen der Daten intelligent gesteuert werden. Die Grössenordnung der Daten die verschoben werden bezieht sich meist nicht auf Bytes sondern auf Blöcke.  Grundüberlegung ist die, dass es am sinnvollsten ist, denjenigen Block im Cache zu speichern, der potentiell am wahrscheinlichsten und häufigsten benötigt wird. Oftmals wird die LRU (Last Recently Used)-Strategie verfolgt, d.h. man tauscht den am  längsten nicht mehr benötigten Block aus. Weitere Strategien sind FIFO (First In First Out): der älteste Block wird ausgetauscht und LFU (Last Frequently Used): der am wenigsten gelesene Block wird ausgetauscht.                                             

Der Level-1-Cache ist ein Zwischenspeicher und befindet sich on-Die auf dem Prozessorchip. Er arbeitet mit dem ganzen Prozessortakt und ist damit wesentlich schneller als der  Hauptspeicher. Der Level-1-Cache puffert aktuelle Adressen, Befehle und Zwischenergebnisse. Er hat ein Fassungsvolumen von 8 bis 256 KiB.  Er wurde von Intel mit dem 486er Prozessor eingeführt und beschleunigt den Datenfluss.